Un complément circuit contenant la mémoire RAM et la logique de l'interface nécessaire pour décoder les adresses mémoire.