首页 > Term: perangkat lunak desain verifikasi
perangkat lunak desain verifikasi
Evaluasi desain untuk menentukan kebenaran sehubungan dengan persyaratan yang dinyatakan, kesesuaian untuk merancang standar, sistem efisiensi dan kriteria lainnya.
- 词性： noun
- 行业/领域： 计算机; 软件
- 类别 软件工程
- Organization: IEEE Computer Society
0
创建者
- Aulia1
-
(V.I.P) 54969 分数 - 100% positive feedback
(Jakarta, Indonesia)
